INFORMAZIONI SU

Metodologie della sintesi logica

Programma dell'insegnamento di Metodologie della sintesi logica - cdl in Ingegneria Elettronica

Docente

prof. aggr. Mirko LOGHI

Crediti

6 CFU

Lingua

Italiano

Obiettivi formativi specifici

Il corso illustra i metodi principali per l'analisi e la sintesi di reti logiche combinatorie e sequenziali.

Competenze acquisite

- Comprensione della terminologia e della teoria matematica usate per modellare la logica digitale.
- Conoscenza delle principali famiglie di porte logiche usate nei circuiti elettronici digitali.
- Capacità di analisi del comportamento funzionale e temporale di reti logiche combinatorie e sequenziali.
- Competenze per il progetto e la minimizzazione di funzioni logiche combinatorie.
- Conoscenza dei circuiti aritmetici digitali.
- Competenze per il progetto e la minimizzazione di macchine a stati finiti.

Programma

Introduzione al progetto digitale moderno (2 ore).
Algebra di commutazione: variabili e funzioni booleane; distanza di Hamming; codice Gray; codici a rivelazione e a correzione di errore; sintesi di funzioni a partire dalla tabella della verità; alee; circuiti realizzati con un singolo operatore universale (6 ore).
Minimizzazione a due e a più livelli:  mappe di Karnough; algoritmo di Quine-McCluskey (4 ore).
Trasformazioni algebriche e booleane: regole algebriche; DC set, CDC set e ODC set (4 ore).
Famiglie di porte logiche: CMOS; pass-transistor; NMOS; logica dinamica; DCVLS (6 ore).
Circuiti combinatori di base: decoder; multiplexer; shifter (2 ore).
Circuiti aritmetici: sommatore; sottrattore; moltiplicatore; divisore (8 ore).
Il ritardo nei circuiti combinatori: percorso critico; analisi statica del tempo di propagazione (2 ore).
Bistabili: latch SR asincrono; latch SR sincrono; flip-flop: SR, JK, D, T.; caratteristiche temporali; registri; contatori (6 ore).
Macchine a stati finiti: definizione; tabella di transizione degli stati; grafo di transizione degli stati; codifica degli stati; implementazione; comportamento temporale; clock-skew; metastabilità (8 ore).
Minimizzazione di Macchine a stati finiti: minimizzazione di macchine completamente specificate; minimizzazione di macchine non completamente specificate (6 ore).
Progetto di sistemi sequenziali (6 ore).
Esercitazioni (6 ore).

Bibliografia

- R. H. Katz, "Contemporary Logic Design", Addison Wesley
- Fummi, Sami, Silvano, "Progettazione digitale", McGraw-Hill

Modalità d'esame

prova scritta

Ulteriore materiale didattico o informazioni reperibili alla pagina